DDR布线分组分层疑问？

DDR2，DDR3等 因频率不同，可以会有不同的要求，就一般而言，DDR布线时，要将DDR的网络分成几个组：地址线，控制线，数据线，时钟等差分线。
我的疑问是，在6层板中，需不需要将地址线与数据线分别布在不同的层呢?
有的说需要，但是那么布线有时会对其他的线产生影响，使其他的线很绕的，有时也不能满足3W原则。
自己看了几个参考设置，有TI的飞思卡尔的，好像也没有严格按着地址线，数据线分两层来布，都是在3W的基础上，按从芯片扇出的顺序在布。
是不是同组信号一定要放在同层来布呢?

小编厉害，晚辈只画过双层板，学习一下吧

大牛们，来指教一下吧！~

DDR3没有接触过，不过DDR2我也没有网上的那么规范，速度方面我感觉也没什么，我也不知道该怎么分析，不过上次我也开始走了个等长线，不过板子打样还没回来。

不是等长的问题，是地址层与数据层是不是要分层布的问题。

我没有分层，有时候板子太密也就估计不了那么多了。

我分层画的，线又难走，又难做等长，还限制了其他线的扇出。
后来看到TI的一些参考设计，都没有分层，看来自己想多了。