微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > PCB设计学习讨论 > cadence绘制原理图时出现eading or spaces foud on net name or alias怎么解决

cadence绘制原理图时出现eading or spaces foud on net name or alias怎么解决

时间:10-02 整理:3721RD 点击:
哪位可以告知一下吗

QQ截图20170805091450.png

单从字面意思表明 该元件没有出现在数据库当中

已经解决,谢谢

网名或别名的前导空格或尾随空格,删除就可以了,谢谢你

不客气    同时跟着你也学习一下经验

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top