微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > 硬件电路设计讨论 > 请问,画电路图时集成块的管脚顺序是否可以打乱?

请问,画电路图时集成块的管脚顺序是否可以打乱?

时间:10-02 整理:3721RD 点击:

集成块的管脚是有顺序的,但在画电路图时若按集成块的管脚顺序排列画,电路图就特别的乱,请问,画电路图时为了减少交叉,集成块的管脚顺序不按实际顺序画可以吗?



当然可以,对应好封装就可以

意思是说在画电路图时,可以为了图纸美观自行安排管脚在图上的位置,谢谢!

原理图引脚对上就可以。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top