用MSI chips设计一个fibonacci 计数器

各位电子大神们，求帮忙，学校这学期布置了一个课题要用各种MSI chips 设计斐波那契计数器。然后用7-segment display decoder 显示出输出的斐波那契数列，输出结果如下0，1，1，2，3，5，8，13.。
目前想到要用74191 counter，74283 full adder， 74194 shift register，MSI chip和所有logic gates 都可以用。求问具体逻辑怎样设计！
跪谢！