DDR等长线与过孔的问题

我正在使用 altium designer 设计一块FPGA、DDR的板子。
有一些疑惑，在绕等长线时，有一些线有过孔有一些线没过孔，我发现穿过孔的距离并没有被计算在线长中。那过孔岂不是会造成很大的误差?
我并没有很好的办法让改等长的线组都穿相同数量的过孔，而且这样太过复杂。
我看网上一些设计规则里面都要求DDR数据线，等长误差在+-20mil。我不太清楚穿过孔的距离大概是多少，但是感觉不止20mil吧?
你们一般是怎么解决的?
望回复，谢谢！

听说过孔最多不超过4个。你那边设计出来的东西怎么样了?