#1 Error No components to package in design.错误怎么解决

Spawning... "C:\Cadence\SPB_16.3\tools\capture\pstswp.exe" -pst -d "E:\2\design3.dsn" -n "E:\2\allegro" -c "C:\Cadence\SPB_16.3\tools\capture\allegro.cfg" -v 3   -l 31 -s "" -j "PCB Footprint"
#1 Error   [ALG0039] No components to package in design.
#2 Aborting Netlisting... Please correct the above errors and retry.

这个错误的 意思是你做的  原理图  中有部分器件 没有添加封装的名称 添加上就可以了  但是要注意原理图器件封装与pcb器件封装相对应  
填写地方 "PCB Footprint"项

原理图上封装名称都填上去了,问题还是解决不了.

这个问题最后怎么解决的?我现在也遇到了这个问题

路径和封装名字都没有问题，而且cis的时候也能看到原理图symbol和封装，但导网表的时候就是出这个问题，求解答

你们都解决了吗?怎么解决的

怎么解决的，我的也是，大神，帮帮忙吧

大神，你是怎么解决的，我现在也有这个问题

我也遇到了这个问题，在经理的指点下终于把问题解决了，原因是：必须要加上层次图结构（Hierarchical Block）才可以。
place Hierarchical Block
对大家有帮助的给点个赞