微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > PCB设计学习讨论 > Check Bus width mismatch

Check Bus width mismatch

时间:10-02 整理:3721RD 点击:
用cadence画原理图进行drc检查的时候出去这个error,Check Bus width mismatch,
我已经把总线都删了,还出现这个问题,求问怎么办?

我有同样的问题,有说是因为文件中含有中文目录,我看了下好像没有了,先试试!

谢谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top