allegro中电源层分割,但在进行split plane时线内与线外并没有完全分开是什么问题?
时间:10-02
整理:3721RD
点击:
我按照网上教的步奏,对电源层用anti tech画了分割线,如图所示。但在进行split plane时线内与线外并没有完全分开,有哪位大神之前碰到过这样的问题吗,跪求解答!
![](../imgqa/pcb/pcb-095618g58edqqqzx8dtjzq6425.png)
![](../imgqa/pcb/pcb-095615dn7c7acquma66fdi6426.png)
![](../imgqa/pcb/pcb-095618g58edqqqzx8dtjzq6425.png)
![](../imgqa/pcb/pcb-095615dn7c7acquma66fdi6426.png)
禁不区没设,自定义里的选项没勾一个选项,使铜皮遇到rout keepin就自动避掉
很好的设计,赞一个