如何解决Altium Designer中Adding items to hidden net GND

最近在做数电的课程设计，在原理图编译的时候出现两个错误：adding items to hidden net GND 和 adding items to hidden net VCC， 上网找了各种解决方法，说把 show all pin on sheet(even if hidden)的选项勾上和去掉 lock pin 这个选项，然后再连接GND VCC就OK， 可惜还是不行！请问该怎样解决！谢谢

怎么都没有人解决呢~~~?

同求。

问题在于逻辑门电路中，有隐藏的GND,VCC,双击打开逻辑门，勾选显示所有引脚即可看到vcc，GND，这不是错误，不要紧，直接忽略。

有的器件原理图隐藏了VCC与GND或有的器件有多个部分，只用到了一部分，VCC与GND默认不显示出来。解决方法，双击元件，勾选左下角显示所有引脚（即使隐藏）。

双击元件，勾选左下角显示所有引脚（即使隐藏）。

错误依旧存在

错误依旧存在

请问找到方法解决了?  我现在也遇到同样的问题了    求解救

我也遇到了这个问题了，求解