微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > PCB设计学习讨论 > 8层的高速ADC板,两个底层分别为整层数字地和整层模拟地这样是不是干扰最少。

8层的高速ADC板,两个底层分别为整层数字地和整层模拟地这样是不是干扰最少。

时间:10-02 整理:3721RD 点击:
最近设计一款250M的高速AD板,共8层。其中2层和7层是地,我把整个第2层作为模拟地,整个7层作为数字地是不是干扰最少呢?

已退回3积分

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top