微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > MCU和单片机设计讨论 > stc12pwm频率设置问题

stc12pwm频率设置问题

时间:10-02 整理:3721RD 点击:
我看了文档说明,有几个问题
1.系统时钟是指我外面的晶振频率吗?SYSclk/12那就是我pwm输出的频率咯?
2.那系统时钟/4是指,pwm时对时钟进行分频吗?然后再SYSclk就是输出的频率是1/16晶振频率吗?那干嘛不直接SYSclk/16?
3.为什么CPS2/CPS1/CPS0设置成1/0/0pwm的频率是SYSclk/256,文档里不是写了是SYSclk吗,没有说要除256


这个256是说的8位的pwm。CPS2/CPS1/CPS0设置成1/0/0pwm的频率是SYSclk/256这意思是输出的是主频除以256,的到的是陪pwm的频率,因为是8位的,它的占空比是可以调整的,所以除以256,他的高脉冲和低脉冲加起来不就是256了吗?

我懂了!那就是所有的都是在除以256前提下,在分频的吗?比如SYSclk/12就是主频除以12再除以256吗?

你应该先理解这个pwm,这个是分多少位的,就是占空比,比如256的是8位的,他的最后频率就是除以256,可调范围就是0-256,系统时钟最多一个时钟判断 一位,所以才出来了除以256,你可以看一下,最高就是时钟/256的频率了,就是应为这个,换句话就是pwm的一个周期就是256

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top