我的差分对模型不对,怎么更新到PCB呢?
时间:10-02
整理:3721RD
点击:
请教各位 我的差分对模型不对 我主要原理图中调整了管脚位置 请问这种情况怎么更新到PCB呢?我导入网表这个就是不变我的差分对模型不对 我主要原理图中调整了管脚位置
请问这种情况怎么更新到PCB呢?
我导入网表这个就是不变
![](../imgqa/pcb/pcb-143413ddddqrrse98nn3v99148.jpg)
这个最小就看PCB生产和压接的一个工艺问题,相对来讲,如果速率比较高的话,PAD小点会好点,anti-pad大点,至于具体多少,要结合连接器进行仿真测试对比之后才能知道
你这是想干什么呢
我网络表在约束文件里面感觉没更新
不知道哦
主要有模型定义的信号 我中途更改了原理图管脚位置
你看看是不是没有改成功
导入后CM里面原来约束的文件就有错位情况 导入网表是对了的
没事了 后来我把模型更新了 然后重命名了CM约束名
最开始我没办法 直接新建的brd重新摆放的