RF电路PCB设计一般原则
时间：10-02
整理：3721RD
点击：
一、概述
本文探讨在终端产品的PCB设计过程中，在遵守统一PCB布线规范的基础上，适用于RF电路的附加性一般原则。
二、层别设置
RF电路部分往往元件、走线密度不高，为了减小信号传输损耗并使设计简明，应尽量使高频传输线位于表层（顶层或底层）。
我们一般采用的RF电路为单端对地放大形式，在PCB上实现尽可能理想的等电位地，是保证设计意图得以实现的必然要求。所以若无其他限制，应尽可能将高频信号线邻层安排为完整的地板（如：顶层为高频信号线层，第二层宜安排为完整地板），而且其他各层在布线完成后，使用地网络铺设铜箔。
三、元件放置
天线开关、功放、LNA
为减小传输线损耗带来的接收灵敏度损失与发射功率损失，天线开关、功放、LNA应尽量靠近天线或天线接口。
不同电平级的隔离
当几个级联放大器对于某频率的信号的总增益大于40dB时，就可能出现放大器自激现象，这时由于高电平点的信号通过空中耦合、地耦合、供电线耦合等方式，反馈至低电平点所造成。自激将使放大器工作状态由自激信号决定而使设计失效，为致命性问题，必须事前尽力避免。这要求在原理图设计合理的基础上，在PCB设计时做到：电平相差悬殊（一般40dB以上）的两点
a.在空间上尽可能远
b.处于屏蔽盒内外或分处不同的屏蔽盒
c.最好能够分处PCB的两面。
热量分散
中高功率放大器、LDO等热量耗散较大的器件，在放置时应较为平均地分布在PCB上，防止PCB工作时局部过热，降低可靠性并使电路的增益、噪声系数等参数随温度发生较大变化。
退耦电容的放置
退耦电容的放置原则是尽量靠近被退耦的元件脚（某些特别指明该退耦电容同时参与匹配的情况除外，如RDA400M功放）。当退耦元件为几只不同容值的电容并联时，排列原则是容值小的更近，如图一所示：
典型单元电路内元件放置
如图2所示，这是一个放大器的单元电路，C650、C631、R615、L606作为该放大器的供电部分应紧靠U611放置，如图3所示。
C677、C680在原理上仅为隔直电容，不参与匹配，所以可根据方便安排到该级电路与相邻级电路之间。有时隔直电容同时充当匹配元件，其位置则由设计意图决定，不能随意安排。
匹配网络、滤波器节、衰减器节
RF器件的匹配电路设计，有厂家建议的PCB布局与元件取值时，可按照厂家建议摆放匹配元件；当依据元器件的S参量进行设计时，必须使匹配元件尽量集中放置并靠近元件引脚，目的是保证S参量的准确性并减小匹配电路分布参数的影响，使得计算的结果与实际接近。同样出于减小分布参数影响的理由，滤波器节和电阻衰减器节中元件的放置应尽可能集中，缩小基于理想元件值的理论计算和实际之间的差距，如图4所示：
四、高频传输线
? 传输线特征阻抗选定
某一段传输线的阻抗取值，决定于其用途，并非总是存在50欧的限定。
当传输线用于两单元之间的连接，且从传输线向前后两单元看去的端口阻抗均为50欧时，应设定传输线阻抗为50欧，保证阻抗匹配，如图5中所示，BGA616、BGA612都是输入输出阻抗接近50欧的增益模块，级间连接采用50欧传输线。其他的情况下，传输线采用50欧阻抗并无特别意义，应根据阻抗匹配或滤波特性等需要，灵活选定阻抗值，以简化设计和调试工作。
传输线宽度
当制板参数和铺地间距参数选定后，一定阻抗的传输线对应一定的线宽。有时线宽较大，造成布线困难，此时可加大铺地安全间距重新计算，可使线宽稍小。
有时由于表层和邻层间的介质过薄，造成传输线过细，加大了信号传输损耗并减小了过流能力。建议在线宽低于10mil时，挖空传输线下方一层或多层铜箔，相当于加大了介质厚度，使传输线宽度增加且保持阻抗不变。
? 传输线走线原则
应遵循路径最短、避免形状突变的原则，以使损耗和失配较小。
五、接地铜箔和过孔
地铜箔和过孔的应用，目的是提供一个接近于理想的导体。理想导体的特征是其内部任意两点间阻抗为零。实际中，导体的阻抗总是存在，导体上存在电流时，就会产生压降，各点电势不再相等，偏离设计时的理想化假设，为减小偏离的程度，应尽量做到：
? 扩大导体截面，也就是使铺地面积大，层数多。
? 使高频电流通过的路径最短，在信号传输路径附近的地铜箔应无割裂、无迂回。
? 铺地时地铜箔与其他电气网络的间距宜在10mil-20mil范围，依据PCB的密度决定。
? 如图6在传输线旁放置成排接地过孔（如果可能，应为通孔，下同），位置靠近传输线但不超出地铜箔，意在利用多层铜箔通过过孔并联获得较低阻抗和较短的高频电流传输路径，过孔间距应远小于信号的传输线波长，1.8GHz下，PCB上波长约90mm，建议取3mm为过孔间距。
? 空白位置适当安放地过孔，如图5所示，意在使地铜箔上任两点间的阻抗更低，过孔间距应不大于3mm（1.8GHz下）。
? PCB边缘应放置成排接地过孔，减小各层上的地铜箔由于相互不等势引起的缝隙辐射。
? 屏蔽盖焊盘上应放置成排过孔，间距如前所述，可在降低地铜箔阻抗的同时利用屏蔽盖加强散热。
? 射频元件底部接地焊盘上应放置密集过孔，但不超出焊盘范围，孔径宜较小。若器件手册中给出了关于此处的指导，则依指导进行。
六、高频传输路径上的焊盘
高频传输路径上的IC引脚、滤波器焊盘、天线引出线焊盘等的几何尺寸，往往和所采用的传输线的宽度差别很大，这样就会造成焊盘处的阻抗突变，带来意外的结果。处理的方法是，对于细的焊盘，如果可能用传输线的宽度包含；对于宽的焊盘，可采用挖空焊盘下一层或几层地铜箔的方法改变介质厚度，以使该宽度下的微带线阻抗与相连接的传输线接近，如图7所示。
七、PCB制造的阻抗控制
在PCB的制造阶段，应提出50欧传输线的阻抗控制要求，制板厂将对PCB设计过程中所不能掌握的因素进行控制，保证实际PCB的性能。
对于需要50欧阻抗控制的传输线，需要在PCB设计时给予特殊化处理，例如，理论计算得线宽35mil，在PCB图中设定为35.1mil，这样就不会与PCB上其他线段宽度相等，便于制造厂选定更改。
本文探讨在终端产品的PCB设计过程中，在遵守统一PCB布线规范的基础上，适用于RF电路的附加性一般原则。
二、层别设置
RF电路部分往往元件、走线密度不高，为了减小信号传输损耗并使设计简明，应尽量使高频传输线位于表层（顶层或底层）。
我们一般采用的RF电路为单端对地放大形式，在PCB上实现尽可能理想的等电位地，是保证设计意图得以实现的必然要求。所以若无其他限制，应尽可能将高频信号线邻层安排为完整的地板（如：顶层为高频信号线层，第二层宜安排为完整地板），而且其他各层在布线完成后，使用地网络铺设铜箔。
三、元件放置
天线开关、功放、LNA
为减小传输线损耗带来的接收灵敏度损失与发射功率损失，天线开关、功放、LNA应尽量靠近天线或天线接口。
不同电平级的隔离
当几个级联放大器对于某频率的信号的总增益大于40dB时，就可能出现放大器自激现象，这时由于高电平点的信号通过空中耦合、地耦合、供电线耦合等方式，反馈至低电平点所造成。自激将使放大器工作状态由自激信号决定而使设计失效，为致命性问题，必须事前尽力避免。这要求在原理图设计合理的基础上，在PCB设计时做到：电平相差悬殊（一般40dB以上）的两点
a.在空间上尽可能远
b.处于屏蔽盒内外或分处不同的屏蔽盒
c.最好能够分处PCB的两面。
热量分散
中高功率放大器、LDO等热量耗散较大的器件，在放置时应较为平均地分布在PCB上，防止PCB工作时局部过热，降低可靠性并使电路的增益、噪声系数等参数随温度发生较大变化。
退耦电容的放置
退耦电容的放置原则是尽量靠近被退耦的元件脚（某些特别指明该退耦电容同时参与匹配的情况除外，如RDA400M功放）。当退耦元件为几只不同容值的电容并联时，排列原则是容值小的更近，如图一所示：
典型单元电路内元件放置
如图2所示，这是一个放大器的单元电路，C650、C631、R615、L606作为该放大器的供电部分应紧靠U611放置，如图3所示。
C677、C680在原理上仅为隔直电容，不参与匹配，所以可根据方便安排到该级电路与相邻级电路之间。有时隔直电容同时充当匹配元件，其位置则由设计意图决定，不能随意安排。
匹配网络、滤波器节、衰减器节
RF器件的匹配电路设计，有厂家建议的PCB布局与元件取值时，可按照厂家建议摆放匹配元件；当依据元器件的S参量进行设计时，必须使匹配元件尽量集中放置并靠近元件引脚，目的是保证S参量的准确性并减小匹配电路分布参数的影响，使得计算的结果与实际接近。同样出于减小分布参数影响的理由，滤波器节和电阻衰减器节中元件的放置应尽可能集中，缩小基于理想元件值的理论计算和实际之间的差距，如图4所示：
四、高频传输线
? 传输线特征阻抗选定
某一段传输线的阻抗取值，决定于其用途，并非总是存在50欧的限定。
当传输线用于两单元之间的连接，且从传输线向前后两单元看去的端口阻抗均为50欧时，应设定传输线阻抗为50欧，保证阻抗匹配，如图5中所示，BGA616、BGA612都是输入输出阻抗接近50欧的增益模块，级间连接采用50欧传输线。其他的情况下，传输线采用50欧阻抗并无特别意义，应根据阻抗匹配或滤波特性等需要，灵活选定阻抗值，以简化设计和调试工作。
传输线宽度
当制板参数和铺地间距参数选定后，一定阻抗的传输线对应一定的线宽。有时线宽较大，造成布线困难，此时可加大铺地安全间距重新计算，可使线宽稍小。
有时由于表层和邻层间的介质过薄，造成传输线过细，加大了信号传输损耗并减小了过流能力。建议在线宽低于10mil时，挖空传输线下方一层或多层铜箔，相当于加大了介质厚度，使传输线宽度增加且保持阻抗不变。
? 传输线走线原则
应遵循路径最短、避免形状突变的原则，以使损耗和失配较小。
五、接地铜箔和过孔
地铜箔和过孔的应用，目的是提供一个接近于理想的导体。理想导体的特征是其内部任意两点间阻抗为零。实际中，导体的阻抗总是存在，导体上存在电流时，就会产生压降，各点电势不再相等，偏离设计时的理想化假设，为减小偏离的程度，应尽量做到：
? 扩大导体截面，也就是使铺地面积大，层数多。
? 使高频电流通过的路径最短，在信号传输路径附近的地铜箔应无割裂、无迂回。
? 铺地时地铜箔与其他电气网络的间距宜在10mil-20mil范围，依据PCB的密度决定。
? 如图6在传输线旁放置成排接地过孔（如果可能，应为通孔，下同），位置靠近传输线但不超出地铜箔，意在利用多层铜箔通过过孔并联获得较低阻抗和较短的高频电流传输路径，过孔间距应远小于信号的传输线波长，1.8GHz下，PCB上波长约90mm，建议取3mm为过孔间距。
? 空白位置适当安放地过孔，如图5所示，意在使地铜箔上任两点间的阻抗更低，过孔间距应不大于3mm（1.8GHz下）。
? PCB边缘应放置成排接地过孔，减小各层上的地铜箔由于相互不等势引起的缝隙辐射。
? 屏蔽盖焊盘上应放置成排过孔，间距如前所述，可在降低地铜箔阻抗的同时利用屏蔽盖加强散热。
? 射频元件底部接地焊盘上应放置密集过孔，但不超出焊盘范围，孔径宜较小。若器件手册中给出了关于此处的指导，则依指导进行。
六、高频传输路径上的焊盘
高频传输路径上的IC引脚、滤波器焊盘、天线引出线焊盘等的几何尺寸，往往和所采用的传输线的宽度差别很大，这样就会造成焊盘处的阻抗突变，带来意外的结果。处理的方法是，对于细的焊盘，如果可能用传输线的宽度包含；对于宽的焊盘，可采用挖空焊盘下一层或几层地铜箔的方法改变介质厚度，以使该宽度下的微带线阻抗与相连接的传输线接近，如图7所示。
七、PCB制造的阻抗控制
在PCB的制造阶段，应提出50欧传输线的阻抗控制要求，制板厂将对PCB设计过程中所不能掌握的因素进行控制，保证实际PCB的性能。
对于需要50欧阻抗控制的传输线，需要在PCB设计时给予特殊化处理，例如，理论计算得线宽35mil，在PCB图中设定为35.1mil，这样就不会与PCB上其他线段宽度相等，便于制造厂选定更改。
好内容，我来赞
哈哈，感谢有你！