DDR2/DDR3地址信号一拖四是否可以不用加端接电阻？

这种不加端接的基本上只是适合最多两片的，负载较轻可以通过软件开启ODT来实现，就可以省去VTT这里的电路，但是对于2片以上4/5片的，我们设计的时候基本上都是安装手册上来画原理的，手册也是这样建议的2片以上负载较重，不然信号的失真严重，同时VTT这里不接会有很大的噪声，以上仅供参考，欢迎拍砖

这种不加端接的设计其实也是在cost down,经过仿真确实是很多设计可以省略端接的，但并不是所有的都可以。另外通过将主干线路的阻抗变小也会降低不加端接的影响，最好还是通过完整的仿真来评估是否可以不加端接。

在此需要普及一下，ODT只是针对数据信号，其他信号是没有的哦！
4个颗粒也是有没有端接的，我们已经做过仿真和实际测试没有问题，这个不端接的前提是最好有准确的模型可以通过仿真来事先评估。

这个4片的没有尝试过，我们在设计时2片不加，4片的基本上都加了，这个ODT只是针对数据的，手册里面也专门提到了这点，小编可以上传一下你们的仿真和测试报告吗?

元老犀利。

学习，都是高手啊