关于DDR3数据组的串联电阻的问题

我正在做DDR3和V6的设计，有一点没弄明白，DDR3的DQ、DQS、DM和V6互联时，到底需要一个串联电阻吗?我看到有的设计有用到，有的没有用到，所以不确定。
还听有人说是串联电阻为了防止二次反射，到底怎么回事呢? 有没有人能帮我解答

这个在对与一些早些的芯片里面是没有集成ODT功能的，或者不支持ODT功能的，想一些早期的FPGA V4以下的系列是没有集成ODT的，数据线的速率是地址线的两倍，长距离走线会引起阻抗的不匹配或者由于串扰等问题的避免才在数据线上添加匹配的，V4以后的片子都不需要在加了，早期的一些DSP也是在源端有匹配的22 33等，现在的6455 连接DDR2，6678连接DDR3等不在需要了，如果跑个200 400多的设置800的，数据线在1500只有，最大不要超过2500是不需要加的及时没有ODT，layout时注意控制一些关键点也是可以成功调试的，嘿嘿，欢迎拍砖

sorry，错别字太多了

项目完成了，回来看看。十分感谢PCB联盟的详细解释！
你的观点很好：早期的一些DSP也是在源端有匹配的22 33等，现在的6455 连接DDR2，6678连接DDR3等不在需要了，如果跑个200 400多的设置800的，数据线在1500只有，最大不要超过2500是不需要加的及时没有ODT，layout时注意控制一些关键点也是可以成功调试的
赞同