微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > PCB设计学习讨论 > DDR3等长设置的一个问题

DDR3等长设置的一个问题

时间:10-02 整理:3721RD 点击:
allegro布线时,一组差分对同时在另一个等长组内,布线时怎么让他同时显示两组等长数据?

可设置两个,分别设置规则吧。首先给差分赋个Diffp_Phase_Tol属性,属性值为差分对之间的误差。另外一个等长关系在Constraint Manager里面设置。当两个规则都设好后,会自动出现两个规则的。

3Q啦!

3Q啦!

设置差分等长规则和bus组的等长规则,这样就会出现两个约束值。

好的,我会尝试的。3Q!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top