微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > PCB设计学习讨论 > ddr时钟的上拉电阻也需要走差分形式吗?

ddr时钟的上拉电阻也需要走差分形式吗?

时间:10-02 整理:3721RD 点击:
如题,有点疑问,如果要走差分有什么原因吗?

我认为是不用,所有阻抗信号的上拉我都不控,只是stub不能太长了

时钟信号的上拉比较复杂,要看是共模匹配还是差模匹配
如果是差模匹配的话,个人觉得还是要按差分来走线的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top