为什么常规走线一般情况下都是控50ohm阻抗？

看这个帖子
http://www.pcbtime.com/thread-166-1-1.html
里面讲的很详细，如果还有疑问的话，可以继续跟帖交流

这是一个最基础的问题，也是一个不那么好回答，并且说来话长的问题，我个人有几个方面的思考：
1、阻抗控制是一个传输全路劲的话题，也就是说不能只考虑PCB层面，所以首先得看看外部线缆。线缆领域最多的两种阻抗是50欧姆和75欧姆。中间有很多故事，50欧姆的胜出也是一种折中的选择，有历史原因存在，最终美国的DESC标准主导了线缆的标准。所以答案之一：因为线缆多是50欧姆的，所以和接口相连的走线，最好是50欧姆。
2、单纯PCB走线的性能来说，阻抗低比较好。对一个给定线宽的传输线，和平面距离越近，相应的EMI减小，串扰减小，也不易受容性负载影响。但是，从加工角度，50欧姆相对来说是比较容易实现的，低阻抗需要的薄介质厚度和大线宽，以及高阻抗带来的细线宽，都会增加加工设计难度。
3、还是从全路劲的角度，最关键的一个因素就是芯片的驱动能力，芯片会比较难于驱动低阻抗的传输线。现在Intel的芯片，很多时候单线阻抗并不是50欧姆，而是45、40、38欧姆，也是通过改善芯片驱动能力，来降低传输线的阻抗，得到更好的EMI和串扰的效果。
综合以上因素，PCB板上传输线会默认设计为50欧姆，但是这个50欧姆并不是绝对的，会根据外部线缆而变化（75欧姆），也会因为芯片的驱动要求而变化（45、38欧姆）

果然很详细，给膜拜了。