微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > TI模拟硬件电路设计 > 掌握这5个窍门,25G系统设计so easy!

掌握这5个窍门,25G系统设计so easy!

时间:10-02 整理:3721RD 点击:

在为下一代服务器和交换机实现从10G到25G系统的转换时,硬件设计工程师们必须满足以下这些目标:尽可能降低数据延迟、保持或减小功耗、以及尽可能地降低成本。为了给数据中心用户提供世界一流的具有成本优势产品,从根本上来说,必须用小的成本来多做事。


以下是5个小窍门,它能使你在设计25G系统时做出很好的平衡:



为了使以上这些技巧在实现起来更加简单,TI已经引入了业内首款引脚兼容中继器 (DS280BR810) 和重定时器 (DS250DF810) 解决方案产品组合,以实现25G背板和前端口应用。而这些是如何帮助实现功耗、性能和成本之间的平衡呢?这一切都与设计简便性和灵活性相关。

TI的引脚兼容中继器和重定时器解决方案使你能够在尽可能减小延迟和降低物料清单 (BOM) 成本的同时,选择一款满足你性能目标的解决方案。硬件工程师知道,周围元件的成本、尺寸和复杂度与中继器或重定时器本身同样重要。可以考虑一下图2中的电路板设计示例。


TI的25G DS280BR810中继器和DS250DF810重定时器解决方案的引脚兼容属性使你能够生成一个电路原理图,以评估这两个选项,从而实现针对最终产品的成本、功耗、和性能优化。信号完整性工程师们能够用中继器解决方案来开始测试,这个解决方案提供更低成本和功耗。如果系统中的抖动和串扰需要更高性能,那么它们可以升级到一个引脚兼容重定时器解决方案。

小的优化确实很重要。可以想象一个典型的、有20000台服务器的数据中心。使用中继器,而不使用重定时器能够使一个服务器网络接口卡 (NIC) 节省大约1W的功耗,累加在一起每年节省的电费超过21000美元(每度电0.12美元),这其中还不包括所节省的冷却方面的开销。如果你将BOM的元件成本减少5美元,就能多节省100000美元。最后,50ns延迟与500ps延迟之间的差异在于,满足整个数据中心服务请求的同时,每天会“浪费”8个小时的时间(假定每秒有2000个请求,每天每台服务器的总使用时间为4小时)。

通过使用以上这些技巧,你应该能够设计出一款在成本、功耗和性能之间做出很好平衡的电路板。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top