学模拟+去耦电容是否真的有必要

在EEWORLD组织的“我爱模拟之——TI模拟博文深度阅读季”看到一篇关于去耦电容的文章《去耦电容器......是否真的有必要?》网址是：deyisupport./blog/b/signalchain/archive/2013/09/17/51504.aspx文章写得非常好。之前做电路板设计时，也会经常遇到去耦电容的问题。也许受到一些资料的影响，总是认为加去耦电容是应该的，当然加了之后也没有遇到过什么问题。在这篇文章里，作者是遇到了问题之后去深入的研究这个问题的。学习了很多，包括去耦的必要性、电路中加去耦电容与不加去耦电容的测试对比、带去耦合和不带去耦合情况下的电流回路对比，最后引出“还要在去耦电容器、电源和接地端之间采取较短的低阻抗连接”，将良好的去耦合板面布局与糟糕的布局进行了对比，即对为什么去耦电容要接近器件作了回答，给人很清晰的印象，一目了然。读了该篇文章后，使得我对去耦电容有了更深的认识和理解，以后也要对该类问题多加注意。不过有一事认为应当再深入的解说，即去耦电容的大小应该是多大?有计算公式吗?因为之前看的都说0.01uF0.1uF，这个应该是经验值，再具体点呢，这个范围是如何得来的?

理解的深刻，这篇文章立马去看，，谢谢介绍

学模拟+退耦电容容量的选择
http://bbs.eeworld.com.cn/forum. ... &fromuid=329918
(出处: 电子工程世界-论坛)

支持活动，开了新帖。个人浅见，若有不当，请指出。

写的很好，解释了我心中的疑惑，谢谢