请教PLL中的loop filter的仿真问题?
时间:10-02
整理:3721RD
点击:
问个弱弱的问题,用cadence怎么仿真PLL中loop filter的增益和相位裕度? 交流信号加在哪里呢?是加在PLL的PFD的输入端?
多谢了!
多谢了!
回复 #1 gavin168 的帖子
你可以用matlab的bode命令看他的增益和相位裕度.也可以用ADS的ACA分析来看,我用的是eldo的AC分析来看的.AC源有两中,电压型和电流型.看你的滤波器的类型了.我是做pll的.有机会可以交流下.
好像仿这个的时候用verilogA编个频域模型,然后将滤波器放进去,用spectre的AC就可以了吧。
ahuic ,
因为我刚刚学PLL,以前只用cadence 、hspice访analog的,其他工具还不知道呢,希望ahuic多多指教啊!genwwang@163.com,希望多多指导!
回复 #4 gavin168 的帖子
其实工具只是手段啊.不能代替计算的.我也在研究好多东西也不太清楚,互相学习吧.我用过MENTOR 的eldo工具,candence没有接触过.琐相环的整体仿真还是比较困难的,非常的漫,我也没有真正的做过.目前在做divider这块.
好好学习哈!
个人意见
首先仿真环路滤波器(LPF)的带宽和相位裕度是没有用的(况且手算足矣)
因为决定pll闭环动态性能和稳定性的是闭环带宽 这与LPF带宽完全两个概念 环路带宽一般用于频率无关的环路增益表示(与LPF,电荷泵,VCO增益都有关)而且环路的相位裕度也完全可以手算(用线性是不变模型,当阶数高时稍复杂)当嫌手算麻烦时 用MATLAB的LTI工具很方便的
其次 以上分析都基于环路带宽远小于输入参考频率的情况。当PFD的采样特性不能忽略时 要用差分方程描述环路并转为Z变换求增益的稳定边界,而不能只关注线性模型的相位裕度
verygood
学习下