懂工艺的大牛解答一下，谢谢。

应该是没有必要提供fs/sf工艺角

不能说内有碧瑶，有的地方还是需要评估fs/sfl两种工艺角下PMOS与NMOS偏差情况的

一般来说 低压才会有 fs sf . 低压比较好做 .
很多情况下 TT SS FF 会是最边缘设计 (当然不全部拉)
model 本就不好做, 特别高压model , 以前 cadence 有 101 , 後来synopsys 跟某公司合作开发 level66 , 还有其他 level88 . 最後好像高压model 又换其他.
不过我看过 level54 .
还有些model 不好做 , 最後使用 sub circuit 方式去带.
但是 有时一些 sub circuit 还给你 "protect" 编码, 但是 一跑会不收敛.
可能是model 内使用 理想元件, 以前碰到过使用 ..导致某些spice tools 跑得很怪.

谢谢啊，照您的意思，其实还是存在高压PMOS与NMOS器件fs和sf偏差的，只是模型中难以实现，是这个意思吗?

可以自己改lib添加所需section

同意楼上，可以自己修改lib，得到fs和sf的corner。有些电路，fs和sf才是最差的情况，这两个corner还是有必要的。

就好像HV device大部分没有mc的section一样；
能做吗?当然可以做！
要必要吗?必要性不大（起码foundry认为必要性不大）；

大部分是不需要的，但是个别电路碰到了还是有这个需求的，谢谢各位了，试着该网表评估吧