问一下12位的SAR ADC 这年头还能当研究生的毕业论文题目吗？
你可以做个高速的，比如说200MHz 以上的，肯定需要有创新点的，要不做不上去：）
我以前的是4M的，200M。架构要全部换掉了
或者你弄成16b, 加点校正什么的
SAR这个指标ADI都做不到
,,,,,,你确定，看看近两年的paper
做个1M，18位的，肯定没问题，不过光“仿真结果表明”未必有“测试结果表明”有说服力
paper和产品的差别还是挺大的。做肯定做的出来，不过考虑cost和market，值不值得做是另一回事
有多少paper是为了值得做而做的，基本上还不都是为了发paper。当然不排除有些paper很有价值，但是垃圾paper估计占大多数。而且16bit用sar也不是简单得不计cost就可以做出来的，难度还是不小的
小编是做硕士论文，又不是拿来卖。
况且ADI 16b 1MS/s SAR 都卖了N 年了。
做个几十M的12bit sar估计可以啊，你以前有sar经验的话
这几年的JSSC我都看过(包括最新的2012年vol.3)，没看到什么200MHz sampling rate 12bit SAR，最好的结果也只是12bit 45Msps 3mW SAR with digital calibration.
如果你有相关paper的话，麻烦共享一下，也让大家拓展一下知识
他说的是16-bit的SAR 不是200MHz的SAR， 200MHz的只能用multi-channel，不过12bit很难做
请看2楼，我质疑的是2楼的200Msps SAR，而6楼让我参考近年的paper，我不才，没搜到，所以才比较感兴趣。
1Msps 16bit SAR早就商品化了，这个我不怀疑
随便copy个paper
我一天没来，帖子居然红了，
我也看到过SAR做到200M以上的（不过是2bit*3通道的，1.25GHZ),以前搞小论文也是东边抄个DAC，西边抄个op,然后再自己搭个SAR。会议论文就是这样量产的（我觉得会议就是花老板的钱去旅游）。
一般我看的200M以上的都是pipeline(略懂而已，吹还可以，没做过。）；
我也是秉着认真的态度来写毕业论文的（和本科时当然不能比，你懂的）。咋说呢?
楼上有人说做个16bit的，若是秉着吹牛的态度（反正学校和实习公司也不会让你去流片的。）来个老套的8+5+3的DAC,再来个pre+latch,最多再来个bandgap+Ldo,再来个双端输入。如果其他老师（我老板当然不会为难我）不深究的话就过了（其实这些大家都知道是大路货，网上百度都有的）。
但是我就是觉得这么干，会不会出事啊。（心虚啊，都是copy来的）
如果是用全C的话，基本不可能把，难道是current-mode?
前仿结果。只能看看功能实现了没，只要不后仿真，一切都ok.....
AAAAAAAAAAAAAAAAAAAAAA
有专门的灌水区，可以去那刷积分
how about this one
W. Liu, P. Huang, and Y. Chiu, “A 12-bit, 45-MS/s, 3-mW redundant successive-approximation-register analog-to-digital converter with digital calibration,” IEEE Journal of Solid-State Circuits, vol. 46, pp. 2661-2672, Nov. 2011
把架构和仿真跑熟，有时间多看看书才是王道吧，在学校里追求发论文有啥意义，不如反几个片子
反片子是体力活啊，反过一个LDO，以后就知道反片子的累了（滴眼药水跟不要钱似的）。
不顶就沉了，自己顶
跪求SAR ADC 硕士毕业论文题目
给你开拓一下方向，我见过一篇论文还貌似是博士论文，说的是SARADC的RC版图布局问题，不是中心对称就最好，搞了个算法matlab跑，然后实际流片验证。这也是个方向。你还可以想想别的，不一定是做一个SARADC，可以是某个关键技术。
比中心对称还好?那真是一大发现了！。谢谢了，我还是再想想吧。
第一次学着做，直接流片风险大吗
有时间找找这篇论文贴上来如何?
200M,怎么可能?！