关于SAR ADC Unit cap
时间：10-02
整理：3721RD
点击：
各位前辈，小弟目前在做SAR ADC, 遇到几个问题
1. 进Mass Production的话，10bit，100M, tsmc 65nm, Custom design unit cap取多少能保证matching呢?我看ISSCC论文上有很多取到1fF以下，不知道实际有没有soc产品出来，最小取多少保险呢?
2. 10bit 100M, 65nm, including reference buffer and driver, 1V domain, 3V supply for reference buffer 有哪位大大做过类似产品或者知道相关数据的，能不能估算一个大概的功耗呢?
3. Custom design cap layout, 用cadence，calibre，怎么做LVS然后extraction呢?我自己并没有schematic去match layout啊，或者需要其他的tool去做吗?
以上几点疑问，希望有哪位前辈能够解惑，如果能够提供依据的话那就更好了
拜谢~
1. 进Mass Production的话，10bit，100M, tsmc 65nm, Custom design unit cap取多少能保证matching呢?我看ISSCC论文上有很多取到1fF以下，不知道实际有没有soc产品出来，最小取多少保险呢?
2. 10bit 100M, 65nm, including reference buffer and driver, 1V domain, 3V supply for reference buffer 有哪位大大做过类似产品或者知道相关数据的，能不能估算一个大概的功耗呢?
3. Custom design cap layout, 用cadence，calibre，怎么做LVS然后extraction呢?我自己并没有schematic去match layout啊，或者需要其他的tool去做吗?
以上几点疑问，希望有哪位前辈能够解惑，如果能够提供依据的话那就更好了
拜谢~
1.取到几个f的，我觉得实际是很难做出来的，做研究还是可以的。unit cap 取多大取决于你工艺的电容失配率。我们遵循3西格玛原则。10bit，基本取到几十f吧。2.10b 100M,65n,unit cap=几十f，估计消耗总电流在1-5mA(个人推测)，3.你先一步一步做吧，不会的问前辈
who know it ?！
关于SAR ADC Unit cap