Simulation——后仿真（LOD效应）

各位大神好，请教一个问题——设计了一个电路，已完成了前仿真，跑过LVS之后的版图提取出不带计生参数的电路，进行后仿真，发现仿真得到的结果与前仿真有差别，以噪声仿真为例，

噪声参数，后仿真（不带寄生参数）结果比前仿真大0.8dB，
反复对比了前仿电路、后仿真电路设置环境（均一致），而且也用提取的“不带寄生参数后仿电路”跑过了LVS没有问题。

问题——
这可能是什么原因造成的?有没有人遇到类似问题?
谢谢了

希望大家不要让他沉下去，谢谢了

什么叫做不带寄生参数后仿电路- -

版图提取后仿真电路时可以选择： 1、没有寄生电容与寄生电阻
2、仅含寄生电阻3、仅含寄生电容
4、同时含有寄生电容与寄生电阻
说的是第1项，
欢迎回帖

就是什么都不抽吗- -还真没勾过这个选项

器件周围环境对器件参数特性也有一定的影响，前仿这个仿不出来。举个例子，65nm及以下的LOD效应

谢谢你的回复，我之前在设计电路时——有一个定向思维“认为版图不带寄生参数时与前仿真结果必然会一致”，而且也验证了很多的电路！
您说的“器件周围环境对器件参数特性也有一定的影响，前仿这个仿不出来”，为什么后仿真能够仿真出来呢? 谢谢你，能够说详细点吗?

你要能把版图上提出来的SA/SB等参数填进去，前仿也能仿真出来

他已经说了，管子的LOD效应会对器件的Vth和Isat有影响，改变了电路的工作状态。

呵呵 是的，后来我想明白了！谢谢你的提醒

提取参数时 no rc并不是什么都不提的，提取的只是MOS管寄生参数的，没有其他的参数，如连线电容，电阻什么的是没有的

问题的原因是什么?

因为版图不是我完成的，为了匹配所以将管子尺寸打断了——导致了这个原因！

LOD is length of diffusion, 主要原因是当器件沟到很短, STI TRENCH引起的STRESS会对 AS, BORON, 等DOPANTS 产生漂移的影响, 从而影响VTH和VDSAT

是的！

"将管子尺寸打断了"是什么意思?没有完整的连在一起，而是分几段?

学习了