请教如何在cadence virtuoso环境下设计finfet？

在下想在cadence virtuoso环境下设计finfet电路，可以找到FreePDK15, Nangate 15nm Open Cell Library 和 ASU的PTM model cards（7nm~20nm），可是Nangate公司的15nm OCL包没有提供像其在45nm时的virtuoso cell包，所以不能像在45nm时直接导入“NangateOpenCellLibrary”即开始画图。在下在网上搜到一些信息，貌似是可以把 analogLib 中的nmos4和pmos4复制出来修改其参数，导入15nm的参数，以此为基础再调用PTM cards来仿真。具体细节不是很清楚，有哪位做过这方面的东西么?亟盼赐教！
谢谢！

需要ICADV12 吧?Virtuoso 可能不支持

你这个工艺线太先进了，开始基于finfet的模拟设计了?

22NM 还是14NM
好先进的模拟工艺

你把那个15nm PDK 用到cadence6了?

大神 求指导

后端设计如何做呢。

http://community.cadence.com/cad ... forums/f/38/t/23311
这里面谈论了这个问题，

你好，我在网上没有找到PDK15这个库，可不可以给我发一下，谢谢了，1206901571@qq.com

来学习的

小编还在没，我最近也在研究这个东西，我的做法是用Hspice仿真，用cadence导出网表，然后FINFET也是用cadence画出一个模型！就是在画模型的时候出现了问题，能否探讨下！

finfet的模拟设计了?

yes ................

你在做FinFET的模拟设计?具体怎么做的?

你把那个15nm PDK 用到cadence6了?