高阶PLL与低阶PLL区别

沉得好快，顶个！

这个就得说说pll中的lpf的作用了。
理想情况下，我们希望pfd+cp的输出信号是与其输入的两时钟的相位差成正比的直流信号，该直流信号控制vco。锁定状况下，该直流信号恒定，也就是pfd输入的两时钟有固定相差，vco输出频率恒定。实际情况却是，pfd+cp构成了一个工作在reference频率的采样系统，其输出信号不仅含有期望的直流信号，还有reference频率及其谐波的高频成分，这些高频成分是不需要的，要用一个lpf来滤掉。lpf阶数越高，滤得越多。当lpf阶数不够滤的不充分时，vco输出频谱上会有reference spur。
一句话，采用高阶pll，优点是抑制reference spur，缺点是稳定性需要仔细考虑。

非常感谢scpuke兄弟的解释！
比Roland Best书中解释的要详细！
再次感谢！

说的很好，通俗易懂

good introduction 很不错

Thanks.

学习了 谢谢各位学长啊

路过，学习了~

学习了

学习了~

学习了