如何消除bandgap上电过程中出现的振荡

求各位大神顶起

把电路图贴一下看看

电路已贴上，求大神指教

都是模块，贴了等于没贴。
如果快上电正常，做点迟滞吧。把反相器换成施密特。

这个是慢上电过程出现振荡现象，我应该怎么确定是哪个环路出现了问题。运放环路的相位裕度有77度，启动环路在任何条件的环路增益都为负数。

从图上看你的振荡是上电中电路还没完全启动的震荡。而你分析的环路相位裕度是电路启动后的相位裕度?。这个可能是启动电路的问题。
启动电路应该是利用正反馈吧，然后减小正反馈的过冲。

start up ->判断到 start up 後VBG -> 关
但长会发生 关掉後但跟本没完全 start up .
1. 忽略
因为 VCC > 5V
可能是2~3v 发生,但是
你跟本不会使用vcc=3v
2. start up 後判断起来+ DELAY
或是一般判断bandgap 起来可能是靠 vbg > 1.18v
改其他判断确定起来後才关 start up

分析启动电路的相位裕度是在发生振荡的VDD电压下，在发生振荡的VDD电压区间（ＶＤＤ正常为１．２Ｖ，振荡的VDD电压区间为４５０～６３０ｍＶ），启动电路刚开始起作用，五楼说的做点迟滞没什么用，因为在这个电压区间NMOS还没开启。还有什么其他具体的办法可以消除这种振荡现象吗?

你说的是反相器的NMOS?你可以看看启动电流，有启动电流就说明开启了吧。我还是觉得是启动环路的问题。可以试试给ota_n和ota的偏置注入启动电流，或者改改那个反相器，或者用ota_out从PMOS电流镜镜像电流流入MOS管构成的电阻判断是否需要启动。
请教一下，你的带隙基准用在什么场合，一定要1.2V供电，低电压供电功耗却不算低?上电过程中只有振荡，没有过冲，还是能正常工作的，有必要修改吗?

迟滞说的是迟滞比较器，是hysteresis，不是delay。
你虽然震荡但是还是能启动，那就不是相位裕度的问题。而且慢上电，讨论什么相位裕度?
我让你把反相器换成施密特触发器。我看你是压根没看懂我在说什么。

这个BG主要是产生一个基准电压，然后利用电压电流转换器生成一个基准电流，消除这个振荡现象主要是为了预防万一。
回到迟滞比较器，由于振荡现象是在启动过程中出现，启动电路由开启到关闭过程中反相器的输出是由高到低的一个转换过程，电路里的反相器的NMOS是由40个相同的管子并联，反相器的转换阈值约为0.35V，与迟滞比较器有类似的功能（因为只关心反相器输出由高到低的转换过程）。而在VDD为0.47~0.61V区间，反相器的输入电压不足以开启NMOS，所以我才说迟滞比较器没用。

你确定反相器和迟滞比较器有类似功能?迟滞比较器的阈值分为上阈值和下阈值，和反相器完全不同。
你的问题就出在反相器上，在BG输出电压达到阈值的瞬间，输出状态转换使得电源电位抖动，影响BG使其输出又略低于阈值，反相器再次状态转换，造成反复抖动。
如果此时存在一定迟滞区间，例如上阈值为0.36，下阈值为0.34，那么在到达上阈值0.36时状态转换，引起BG输出略微下降却不低于下阈值0.34，那么电平状态就不会再次转换。
施密特触发器就是迟滞比较器的一种，它有很多种实现形式，不一定需要NMOS完全开启才能工作。
你在否定我的方案之前，最好自己先研究下迟滞比较器的原理。

加一个迟滞比较器还是没用，倒是让我把振荡过程弄明白，你看看对不对。现在把反相器换成迟滞比较器，设迟滞比较器的输入输出电压分别为va、vb，其两个转换电压分别为voh、vol；与门的输出电压和控制的MOS管分别为vc、M1管，M1的漏极反馈回运放的输出电压vamp_o。在慢上电过程中vdd较小时，va比较小且小于voh(那时vdd电压下的voh，下同)，va、vb一直随vdd上升；当va大于等于voh时，迟滞比较器翻转，vb、vc由vdd电压变为0，M1管关闭，vamp_o上升（这是因为运放内部使得vamp_o上升），故而va不断下降直到小于vol，迟滞比较器翻转，vb、vc由0变为vdd电压，M1管开启，vamp_o下降（振荡时M1管放电作用比运放内部作用强），va不断上升直到va大于等于voh时，迟滞比较器翻转，vb、vc由vdd电压变为0，M1管关闭，vamp_o上升。这样就形成了振荡，直到vdd上升到一定电压，运放对vamp_o的作用大于M1的放电，振荡就结束了。之前没有振荡是因为vdd太小了。

振荡过程大致是这样，这样还要想办法消除这种振荡现象吗?到现在我还没有想到什么好的办法消除。

抱歉，思维定势使然，没有看清你说的VB是输出电位

图看的头晕

vb是施密特触发器的输出，里面的运放是简单的五管运放，我认为运放在振荡过程中的作用是通过运放的P管使vamp_o上升，这个作用一直存在，只是在振荡过程中没有M1下拉vamp_o作用强。

问题在于M1关闭的时候为什么VA会下降超过vol?你的施密特是怎么设计的?上下阈值是多少分之一的VDD?

无论我怎么设计vol，反馈都会是va小于vol，下面是仿真图。这个现象要消除吗?有什么办法。

你先不要启动电路，看下BG在vdd≈0.5V时候VA的值。

换个启动电路结构，不要用反相器或smit检测va电压了，不要形成一个环