微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 关于上电带隙振荡的问题

关于上电带隙振荡的问题

时间:10-02 整理:3721RD 点击:
带隙仿真,如果上电时间大于200ns时正常工作,当上电时间小于200ns时就会发生振荡。但一般的上电都会到几百us的数量级,这样的带隙会不会影响工作?

电路定了 上电时间还可以控制?

NO
not work

上电时间一般比200ns多吧,之芯片外面的去耦电容充电就比200ns大啊

一般外接电源都要有大电容滤波的,上电时间够长的。

上电时间长短影响稳定性是否因为电路本身的相位裕度不够?还是什么其他的原因?

這種情形 就是很典形的 phase margin 不夠所造成的振蕩 上電後要一段時間 才stable
加補償 增加phase margin 就ok了

同意楼上的说法,不过Tapeout后,测试出来,应该问题不大!

好像不是这个意思吧。
他是说上电时候的ramp不能太陡,如果太陡,他的bandgap就会振荡了
不是说pm导致的settling time变长

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top