微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > PSRR怎样直观计算?

PSRR怎样直观计算?

时间:10-02 整理:3721RD 点击:
Allen书上给出的计算公式太麻烦了,有没有更为直观的方法?

仿真好了

怎么仿真啊?

是很繁琐的,我曾经在模拟集成电路课的课程设计中计算过一个比较简单的folded-cascode运放的PSRR。其实就是把晶体管替换成相应的小信号模型,在S域下计算(用MATLAB辅助化简),最后得到的表达式在一定范围内还是挺有参考意义的(各参数的正比反比关系)。
但是有种情况是很难用具体式子来表示的,比如原本应该在饱和区的MOSFET现在在线性电阻区,原本的小信号模型就不适用了。但是实际线性电阻区和饱和区并不是分得那么绝对的,实际是有过渡的过程的,这个过程是很难定量分析的。
我那时去计算那么复杂的式子其实也是想有所参考,我觉得没有根据地调管子不太好。

上次看到美国有篇博士论文上讲过一个简单方法,可惜记不得了!

spectre的仿真方式
如果是全差分,仿真是不准确的.因为考虑不了mismatch的因素,PSRR非常高.
如果单端输出,就把运放接成unity gain的形式,然后在电源或者地上加交流小信号,做ac分析,然后看ac magnitude就是.

如果能定性的看得出PSRR,知道仿真时往哪个地方调整,也很好啊。推公式,真的很复杂。谁有好的心得,分享一下吧。

6楼说的应该可行
以前见过一个方式,就是在VDD上加AC信号分析吧?

seesee!

...
和小编感想一样!做一个系统现在就是PSRR总是不达标!

6楼说的有道理

that is my get

把OFFSET加上再做仿真,要不仿真的结果太理想了

如果单端输出,就把运放接成unity gain的形式,然后在电源或者地上加交流小信号,做ac分析,然后看ac magnitude就是

模拟就是深刻感性认识啊!我也想能够直观地看出来,可是火候不够……

这个好像确实是很难的。

继续学习中。

jixuxuexi

我也是像六楼那样做的,不过就是该往哪个方向去调整就不是很确定,有的时候比较模糊,希望可以有高手指点个方向。谢谢

笑而不语



什么系统,能说说具体应用环境吗?最后是怎么解决的?

PSRR for an standard LDO is simple to derive and understand. For other topologies , one needs to derive the stuff, but intuitively following are true.
1.DC PSRR:Cascoding and increase channel length (take care of not pushing dominant pole inwards with too much output impedance)
2.AC PSRR would depend on the opamp unity gain bandwidth hence being able to push unity gain frequency as much as possible without being unstable is the key.More UGB requires more current to push out non dominant poles outward. Hence as always tradeoff between power dissipation and spec.

楼上的童鞋对Push-Pull的理解好深入啊,赞!我有个疑问是AC PSRR那一段的分析是建立在主极点放在输出端,次级点放在Error Amplifier的输出端这样一种情况下的吗?

Please refer to kamran entesari's ,sanchez sineou paper in IEEE.

pole locations are as Follows: 1.Dominant pole is at the output (for substractor Topology) 2.Pole at the output of the error amplifier is Cancelled using ESR of Capacitor (Ceramic Capacitor) 3.Second non-dominant pole is due to PARASITIC Capacitance at the Pass device, can be pushed out of Unity Frequency to Ensure PhaseMargin> 45 deg. 4.Worst Case Stability condition arises during full load condition (at ILoad = Imax) 5.Consumes More Quiscent Current Because the Subtractor Mirrors some More current.

学习了。

头大了

该往哪个方向去调整就不是很确定

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top