微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > jitter tolerance

jitter tolerance

时间:10-02 整理:3721RD 点击:
请问:razavi 光通信集成电路设计(Design of Integrated Circuits for Optical Communications), p323
For example, the CDR must withstand a peak-to-peak jitter of 15UI if the jitter varies at a rate below 100Hz. (Fig 9.56)
这句话该怎么理解?

顶一下,我也不懂

这里的jitter是正弦jitter,即时钟边沿的相位是以正弦的方式漂动。一讲到正弦的话就会有两个指标,一是幅度,二是频率。这里的CDR是个用PLL做的,PLL的输出能跟随输入的相位,如果输入相位以正弦形式在摆动的话,输出也会跟着以正弦形式摆。至于能不能跟得上,那就得看CDR(PLL)的带宽。
所以这里指,当输入的数据相位被这么一个正弦信号(幅度为15 数据周期pk-pk,频率为100Hz)调制时(数据的边沿以正弦方式摆动),CDR的时钟相位也能以同样的变化速度跟上。这样的话,时钟就能每拍把数据正确采样,而不会有错误,也就是CDR可以tolerate这样的正弦jitter.

输入的数据相位被这么一个正弦信号(幅度为15 数据周期pk-pk,频率为100Hz)调制时(数据的边沿以正弦方式摆动), 写成数学表达式为: phase=15UI * sin(2PI* 100*t) , 对吗?
那就有另外一个问题了,为什么幅度是以多少个UI(数据周期)来衡量呢? 而且量纲好像不大对啊,这个phase的单位是时间,不是弧度?

很值得參考,謝謝!

数学表达试应该是phase=7.5UI * sin(2PI* 100*t)
他把相位的单位normalize了,就是除以了2*pi,要看弧度的话只要乘以2*pi就可以.

你好,我加入的抖动是V(t)=15UI*w*sin(2pi*100*t)(w=2pi*f,f是载波信号频率),请问是不是这个?

感谢指点!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top