微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > pll的jitter

pll的jitter

时间:10-02 整理:3721RD 点击:
PLL的jitter为1%,要求高吗?
也不知道PLL的jitter能做到一个什么样的程度?望各位给个解答。

ding myself

看一个PLL是否是Low jitter看的是absolute jitter, 不是jitter/period.
1% 是高要求还是低要求取决于PLL的输出frequency/period. 如果PLL frequency为100GHz, 1%就是0.1ps jitter, 很难达到.如果PLL frequency为100MHz, 1%就是100ps jitter, 很容易达到.
State-of-art 的PLL jitter 大概可以达到0.1ps这个级别. 当然,光谈jitter不谈power是没用的. 理论上,jitter can always be reduced by spending more power.

上一篇:摆幅的问题
下一篇:关于Ahuja compensation

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top