模块版图绘制及工艺选择问题

设计一款电路将正转负电荷泵和负压LDO集成在一起，正转负电荷泵衬底电压是GND，而负压LDO衬底是-5V，在绘制版图时对如何处理两个子电路呢?
可选工艺是MXIC 和TSMC ；MXIC有 NWELL 、PWELL、 NBL层
TSMC有NWELL 、PWELL、 NBL、HVNWELL、DNW、DPW 和iso_ring
有一个想法是：负压LDO整块放到一个阱中与衬底隔离开，整块LDO的衬底仍设定为-5V，芯片衬底电位定为GND；这样对工艺有什么具体要求?选择哪个合适呢?

用DNWELL，做区分。芯片底部还是用GND，不要用负压

请教前辈一个问题，我需要做一个在0到-3.3V电源的反相器，PMOS 源端和衬底接GND，NMOS源端和衬底接-3.3.工艺是TSMC40 LP 只有NMOS有dnw管子。pmos没有。能否可以在版图上实现呢?

这张图 DNW 和NW一个0 一个3.3会短路啊。请教了

这图是你画的还是desgin rule 上给的?

TSMC .25um 工艺有DNW ,把整块LDO子电路(内有MOS R C BJT )放在DNWLL 上，这涉及到LDO 电路器件类型，有两个想法:1. 选择时考虑低压管，所有器件不必有DNW层。2.所有器件必须有DNW层。这关系到LVS 可否顺利通过。请问大师，怎末判断呢?

这个图上接-3.3V的是哪层呀，是工艺自带的管吗

用DNW 做隔离,有一点请教您:
DNW上LDO 电路括块包括MOS R C BJT 这几类器件，其中哪些类器件需要选择有DNW层的?是不是必须选用带DNW 的器件呢?

正负压的涉及到的器件都要用DNW

1.DNW 上做的负压LDO的所有器件，PMOS的S端口和B端口接高电位GND，D端口是负压，NMOS 是负压，电阻和电容电位也是负压，负压基准的BJT也是负压，这些都需要用带DNW 层的管子，我这样理解对不?
2.NBL 和DNW 两者有什麼区别呢?这里能用NBL 层隔离整体NLDO 吗?求大师解惑