请问在ldo设计中5v输入电压3.3v的管子，电路如何设计

3.3v的管子并非最高电压3.3V。3.3是标称工作电压。
在5V下面可以工作

这么做并不一定安全，老化可能会有问题。
可以用一些cascode结构，保证每个管子静态都在3V的范围之内。

请问兄弟如何做cascode，在功率管上做cascode，dropout电压是不是太大?

xwlpxc 兄：
把L做大一些，是可以直接在5v下工作，但是不太保险，还有steve_guo_1997 兄说的老化问题，能不能从电路结构上对其进行设计呢?

这个问题夸张了啊。
.13的本征击穿电压是3.3V没错，但是可以通过增加栅养厚度来提高击穿电压的上限。一般情况下这样的工艺是提供5V MOS管的model和设计规则的，小编好好找找。

好好查看工艺文档,耐压范围要清楚
仿真时打开device check,注意warnning有没有报电压范围超出

3.3V的管子耐压就是5V左右，5V的管子耐压是8V左右。所以看Model是看不出来的

3.3v的PROCESS用5V有风险,最主要是寿命问题啦.还是谨慎一点,FOUNDRY不会承担责任的,真有问题的话就要自己抗了

spec可有?

谢谢呀 好东西

如果不能做5V的管子，那不太靠谱呀

尽量注意工作时MOS4端两两电压不要大于3.6v
多堆一些管子吧
最要注意的是body跟其他端的压差

量注意工作时MOS4端两两电压不要大于3.6v
多堆一些管子吧
最要注意的是body跟其他端的压差?

ding

。18 都会提供两种管子滴 工艺的时候5V的管子栅极貌似厚一些

感觉做5v的不安全 我记得只能到3.6v的

您这个是哪里看到的?是tsmc工艺提供的么?
8# wind2000sp3

问下device check怎么打开?在哪里打开?谢谢！

这样的话有风险，但是风险不大，

it's doable.
just pay attention on what steve_guo_1997 says.
good luck！

最好不要这么做，虽然5V的电压，管子每一个管子的电压并不会在5V，但是如果快速响应的时候有可能会有毛刺电压比较高，这就不好说了。

工艺的时候5V的管子栅极貌似厚一些

学习了

我最近设计中也碰到了这个问题；因为我设计的东西上电后需要持续工作（如家电应用中），所以对稳定性和寿命有很高的要求；
我可以保证vgs，vgb，vgd，vds工作在小于等于3.3V的范围；但是Vdb肯定是5V;
这样是否存在风险?
180nm标准数字工艺中是否提供 5V IO器件的option?价格差异?

nice...

.18有提供5V的工艺。

請問最後是如何實現的 ?用.18工藝會不會有問題?還是照普通的3.3V供電的方式去做不會有問題?還望前輩指教。

pdk中应该同时存在3.3V和5V的model吧@.18um工艺