PSRR在低压中频下急剧恶化

在仿真LDO的PSRR时，在1.8V下，低频的PSRR是-75dB，然后频率升高，PSRR曲线开始往上翘，在几十K到一两百K时，PSRR变成负十几dB，之后由于片外1u电容的作用，PSRR迅速变好，重新到几十db。我想请教各位大侠：1.为什么在低电源电压下1.8V，PSRR在中频下恶化这么严重。而在3.3V下，恶化没那么严重；2.有什么好的措施。

补充说明：闭环增益是70dB，带宽2.5M

输入电源1.8V 3.3V时 输出是多少V? 你输入VREF的PSRR检查了吗

如果环路带宽真的是2.5MH的话，就不应该是这样，要不然环路起什么作用?

dropout问题
power管的VDS小了自然抑制能力没那么好

输出1.2V。精准给的是理想电压源

3.3V转1.2的时候就不会，但是1.8V就会。感觉很奇怪，但不清楚为什么恶化这么严重

为什么VDS小，抑制能力就弱呢?

ldo GAIN 须如此高吗?有时发现使用 mlcc 低esr下
降低 GAIN 才容易稳定..不必太复杂设计

1.8V 那你只能去再检查电路的dc 工作状态对不对了

3.3v的时候 低频psrr也是七十多吗