PLL的带宽怎么理解

RT,我闲的蛋疼，百度给你搜的。
锁相环的环路带宽等于其闭环频率响应的积分。它反映了环路对噪声的抑制作用，噪声带宽越小，环路越窄，环路对输入噪声的抑制能力越强。另外，噪声带宽还与环路增益K、阻尼系数、无阻尼振荡频率等有关。
设计锁相环的环路带宽时的一些经验关系和锁相环一些参数之间的关系：
1、环路带宽不能超过参考频率的2×pi×Fref的1/10，否则将导致环路不稳定
2、锁相环对 VCO 的输入噪声具有低通特性，对VCO本身的噪声具有高通特性，这是一对矛盾，因为要抑制输入噪声，环路带宽希望越窄越好；要抑制VCO本身的噪声，希望环路带宽越宽越好3、环路带宽越宽，锁定时间越快，输出频率附近的相位噪处声也会变小。然而，由于参考频率中的纹波成分的衰减变小，输出频谱中偏移振荡频率整数倍参考频率的寄生成分变大。
4、锁定时间与参考频率之间有一个经验关系，锁定时间大约为20倍的参考周期。
5、减少分频数N，对减少带内噪声大有好处。

您好，想请问您，您答案里面提到的带宽是指“噪声带宽”吗?PLL在流片之后的测试中如何知道带宽是多少呢?相位噪声谱的-3dB带宽是对应“噪声带宽”吗?
望您指点！

加小激励，记录输出点，做z变换；或者加大激励，记录Vc的过零点或者输出归一化以后过“1”点，然后再看稳定时间，计算就可以得到，有一篇CICC的文章，ADI的我记得是，就教的第二种方法

噪声的带宽在BW比较大的时候应该可以近似

谢谢您的回复~
但是关于CICC文章中的方法我其实没太看明白，如果您方便可否给我发一个文章的题目呢?
“噪声的带宽在BW比较大的时候应该可以近似”您是指相位噪声的带宽在闭环-3dB带宽较大的时候，两者近似相等吗?我现在比较疑惑两者的关系。
您是做PLL相关研究的是吗?最近几个问题都看到您在回复~可否留个QQ或者微信，希望可以和您多多学习！

不好意思，文章名字我真忘了，不过还有一种比较简易的方法，你加一个white noise在输入，level远大于PLL自身，然后看输出的频谱～

您好，最近我在做PLL。如果通过增大控制电流管尺寸（增大了电流）增大了vco的震荡频率，需要对LPF进行怎么修改。LPF采用的是二阶滤波前加一小电阻的形式，万分感谢.

能找一下文章吗?也想要。