微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > pipeline型ADC的讨论

pipeline型ADC的讨论

时间:10-02 整理:3721RD 点击:
各位大神,小弟向各位请教你个问题:
1、 1.5位流水线操作AD转换器,这里的1.5位指什么。书上还强调,对于流水线性AD转换器,如果不做特别说明,都是指每级1.5位结构。
2、 余量增益为什么要乘以2.
如果大神有时间,可以再向小弟大致说说流水线型ADC的工作原理。谢谢

1、 1.5位流水线操作AD转换器,这里的1.5位指什么。书上还强调,对于流水线性AD转换器,如果不做特别说明,都是指每级1.5位结构。
1.5位指的是:每级ADC(sub-ADC)得到的位数2位,但最低位用于与下级的最高位做冗余加法(错位相加),所以为1.5位
STAGE1A1A2
STAGE2+B1B2
--------------------------------------
=D1D2D3
2、 余量增益为什么要乘以2.
应该是余量信号要乘以2.
[ Vin - Vref(D1- D2- D3) ]*2,是因为每级1.5位,本应该乘以4,但考虑到失调,可能乘以4的信号会溢出,所以指乘以2

看来你对pipeline ADC还不太明白。在有效位数为1bit的STAGE中,本来就应该*2,而不是*4,如果*4的话,后面级的vref就应该是前级的2倍。好好想想吧,乘多少是不会去考虑失调的,也不会考虑信号溢出,这些都是ADC系统结构去考虑的。我现在的ADC就是每级输出1bit,增益为1点几。想想为什么吧

不懂 坐等大神回答

人家也没说错,1.5b的由来本来就有2种解释,一种是2位得来的,一种是1位得来的。1.5也是从log2(3)得来。你只乘1点几那是你运放不是理想

+1

1.5 位可以是1位得来的?第一次听说。我乘1点几与运放无关,是STAGE需要的精确增益,是计算出来的,根据ADC的结构,可以做成1.3,1.4,1.5等等增益(在理想运放下的增益)。你看过8bit ADC需要12级,10bit ADC需要14级或者更高的吗?详细分析过没有?ADC的本质原理是什么?
如果你的log2(3)中的3是指输出个数的话,那么你说的“1.5也是从log2(3)得来”也不全对,得看具体结构情况,在标准1.5bit结构中勉强可以用这个表达式。1.5bit只是一种说法而已,因为输出是两个bit,但是不是全的2bitADC,只有3种码值,所以称为1.5bit,从ADC本质上看,标准1.5bit结构它就是1bit,所以又说这种结构为每级1.5bit有效位数1bit。
从你的log2(3)看来,你应该有一点明白了,再多看看书吧,多分析分析,从ADC的本质入手。

做一个ADC的模型,如果你可以做一个STAGE的增益为任何值(每个STAGE的值都不一样,运放理想,所有器件都理想)的一个ADC(所有STAGE后,通过数字部分后输出为2进制码),那么pipeline ADC你应该就搞清楚了。

坐等大神

[quote]回复敏兹

做一个ADC的模型,如果你可以做一个STAGE的增益为任何值(每个STAGE的值都不一样,运放 ...
tayo134 发表于 2012-9-19 12:21

这个是非均匀量化吗? 有什么好处啊?




我说的不是非均匀量化,是正常量化的ADC,均匀的。如果你要做一个非均匀量化的ADC,当我没说。在开关电容的pipeline ADC中,在同样的采样速率下,运放带宽的要求是与增益有关系的。所以在很高速的情况下,ADC中STAGE的增益较小的话,比较好做。在低速的情况下,STAGE的增益大的话,要以减小STAGE的数量,减小面积(功耗也可能减小)。

那数字校准肯定要用了吧?

1.5位当然可以由1位得来。只不过思路与2位的相反而已。
如果你乘1点几是所需要的精确增益,那我只能认为你并不只是使用了1位的冗余位。就像你所说的8位12级ADC。不过还是不太理解,照理说增益减小是因为补偿各种非理想性,对1.5b来说增益2已经是个有裕量的值了,而你减到1点几,这是你把所有的mismatch都量化后得到的精确值?
1.5位可以简单的看做3除2,但其本质是指的信息量log2(3)。

您别再听他跟您绕,哪有那么神秘。ADC说白了就是模拟信号通路逐渐以固定增益放大,而数字码通路逐渐以同样增益缩小。之所以喜欢取增益为2、4、8之类的,那是因为数字信号通路的除法完全以code的右移位而代替了。
个人观点哈

是啊 这样数字编码最方便啊 也最直观

说的对,没那么难理解~
其实跟折半查找是一个道理,如果不要增益为2的余量放大器,那么后一级比较器的基准电压就是Vref/4,再后一级就是Vref/8……
因为Vin<Vref,Vin-Vref/2<Vref/2,如果Vin>Vref/2,那么Dn-1=1,Vin-Vref/2再跟Vref/4比较(折半查找,找mid),相当于
(Vin-Vref/2)*2与(Vref/4)*2比较,即(Vin-Vref/2)*2与Vref/2比较,同理Vin-Vref/2-Vref/4与Vref/8比较………………
设计X2的放大器和若干个基准电压,还是一个X2的余量放大器好
个人理解~请多指教

二分查找(折半查找)在ADC/DAC中应用的真是很完美啊~其他查找算法都没有二分实现的简单高效
如果说可以用其他查找算法的话(如平均查找次数最少的哈希查找算法实现的话,说不定ADC/DAC的设计就会用到哈希查找电路了,呵呵,可惜,哈希查找不能顺序查找可以,但是效率完全没有二分查找的高~设计这些电路的人不能不说他们是真正的天才~)

刚接触来学习学习

赞一个

1.5 bit 中的0.5是不是一个冗余量啊,也就是说一个3bit的ADC实际上是需要3个1.5bit 的stage而不是2个.



我也是初学,我觉得可以这么理解,不过一般最后一级与中间一级不同,最后一般要大一点吧大神们多讨论些,让我们这些初学者也好有个学习参考~

小编最后怎么搞懂的啊

我也是理解的折半查找,不过那些参数有些难懂

看不懂,pipe ADC 和sigma-delt ADC有什么区别呢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top