小数分频锁相环SDM

那是必须得，本来你的小数分频也是对于输出信号而言么。既然是对输出信号分频，当然要用输出信号作调制器输入时钟了

timing

because data generated from sdm will be sampled by divider clock

学习了

XUEXIXUEXI

不知道有没有相关论文，可以推荐下

主要是divider的时序问题

帖子都两年了但是还是想凑一下热闹，timing的说法本人认为欠妥。其实像2楼说的这个是必须的。
SDM在每个时钟下都会给MMD重新load一个分频比，如果用了FREF作为时钟，那么一定存在一个时钟来了之后，上一次的分频还没有跑完，或者一个分频跑完了之后时钟还没有来的情况。所以只有用Fdiv才能保证每次刚跑完前一次的分频新的分频被load到MMD。

那如果采用了参考频率做时钟，会出现什么问题?锁定不了吗?还是会增加锁定时间?

没有见过这种设计，我想它还是有可能锁定（结合SDM的设计方式，也很有可能锁定不了），但是就算锁定其频率也是不对的。
如果能锁定，锁定时间不会变化。