关于PLL中VCO的Kvco大小

请教大家一个问题：
现在在研究PLL的VCO，发现在设计的过程中KVCO比较低。
所以想请教一下大家，过低的Kvco会带来怎么样的问题呢?如果PVT全部能正常工作以及频率调节范围满足要求的情况下。
谢谢各位

过低的KVCO，会使得VCO控制电压的范围较大，对电荷泵要求要相应高了吧

对，电荷泵的输出电压变化比较大；
那设计不好的电荷泵有什么影响呢? 个人观点如果电荷泵工作正常的话，设计不好的电荷泵只会影响spur。
不知道这样理解正不正确。

LC型的Kvco一般都尽量小
Ring型Kvco一般都做不小

对，会对spur产生影响

搭车同问，Ring VCO 的 Kvco 变化范围较大会对LOOP 的稳定性有影响吗?

设计LPF的时候把kvco的变化范围全部考虑好就行了，
环路稳定性不是大问题，但会对相噪有影响。
个人观点，欢迎打脸

谢谢

如果不考虑整个环路的总增益，KVCO小只能说明你的VCO单个调谐范围小。这时候如果CP电流也小，那你的锁定时间必长，锁定的追踪能力相对弱。如果CP电流不是特别的小的话，这时候锁定了会很好。
如果CP电流设计大，实际能弥补你的KVCO小，其实在合理范围里面这种设计可取。
恳请神人指教。

Kvco和Kpd*KLPF*KCP共同决定了PLL的3dB带宽，在带宽不变的情况下，小的Kvco能够抑制PD，CP，LPF带来的spur和噪声，但是如果太小就不能覆盖大的tuning range，如果工作时温度变化使得VCO的tuning曲线换了一根，就会失锁