LDO的带隙基准问题
时间：10-02
整理：3721RD
点击：
求助：这是LDO中的带隙基准，不知为何最后输出的vref浮动比较大，调节电阻好像用处不大，不知道是不是我的电路结构有问题，求指教。
第一张图是带隙的原理图，下面的是运放的原理图
pm6栅漏接错了
4楼正解，PM6错误。
恩恩，不小心接错了，谢谢。改正之后虽说也能输出基准电压，但是和加的电源电压差几十mv，我怀疑是不是这个电路压根就没有工作。是不是运放不能够保证它的差分输入端电压相等呢，还是启动电路的问题、求助
自己看DC点。正不正常再说。