VCO版图建议

小弟在做一个大约1GHz VCO的layout, 发现之前的同事把VCO的delay cell画成下图的样子，所有的管离得都很远，而且金属线很长，MOS的栅极也没有做成叉指型的（导致寄生电阻大），我个人觉得这个版图不好，不知道各位大神觉得这样画是否有任何好处?谢谢！

自己顶 求建议

不怎么好，share source drain，可以减小面积，缩短连线，减小电阻和电容

这版图画得也太烂了吧

有些人是天生没有layout的天赋，对图形的排列感觉不是很好

确实很烂

没有好好规划

长见识啦。

是哪个公司收这样的人才，我也想去

烂的不行了

改进改进。

学习了·

我记得我本科版图课上第一次画和他画的差不多。借贴请教：LC-tank的电容阵列应该怎么布局比较好?需要考虑哪些东西呢?万谢

我也想知道这个问题哎，LC_VCO版图该注意什么