二级ESD的作用

考虑到ESD器件的内阻和电流回路的阻抗，仅靠一级ESD很难把电压钳位到安全的电压。
一般把第一级放在PAD旁边，第二级（通常通过限流电阻和第一级相连）靠近需要保护的器件放置。

我的经验：
ESD要抗住两种静电冲击：Humman Body Mode（HBM）和Machine Mode（MM）。（还有日本的规范CDM，与MM类似）
MM的电压只有100~200V，但是静电冲击时没有限流电阻。因此需要chip内的ESD器件触发速度稍慢，或者ESD器件串联限流电阻（把Drain端Contact的间距拉开）。
但是在HBM中，冲击电压有2K~4KV，而且有1K的限流电阻。因此需要ESD器件触发速度较快。
以上两个需求是矛盾的，因此一般CMOS ESD器件的选择是用触发速度慢、但是电流能力大的ESD器件作为第一级，使chip能够通过MM；然后再增加二级ESD器件，使第一级的ESD触发较慢时，保护住chip内的电路。
一般二级ESD的考虑是：
1. 二级ESD通常要串联较大电阻，但是ESD器件本身反应速度要快；
2. 二级ESD触发后，（一般都是latch up），其串联电阻上的压降足以触发第一级的ESD。

谢谢

限流电阻和chip内的ESD器件触发速度有什么关系?
而且通常的esd器件也没有太多选择，要么靠diode正向导通，要么靠ggnmos的 snapback
MM 和HBM还是有很强的相关性，我看到的在MM 200V fail，在HBM 4K~5K也会fail，这两个case下peak current都是3A多

有些地方同意，有些地方不同意。
第一，MM才是日本的规范吧，CDM还比较国际
第二，HBM其实和MM比较接近，都说MM是HBM的worse版，但其实过了2kV的HBM的，也是可以过200V的MM
第三，HBM和MM的rise time很接近，都是几个ns到10ns，CDM就比较快了，1ns以内，其实CDM对于解释matal discharge更好
第四，HBM和MM应该是要求相似的设计吧，两者的failure mode其实比较类似，而CDM则完全不同了，第二级ESD更多的是为了CDM吧
另外，MM应该都要淘汰了吧，满足HBM和CDM的设计，应该就能保证满足相应的MM。一些搞标准制定的，比如JEDEC都已经淘汰MM了
这是我的一些认识，如有不对，望请指正。

我遇到的case是HBM都过4.5k了，MM到175V fail ，两种情况peak current都是3A多一点，不过core device 做的IO确实weak。

很中肯

恩，core device啊，如果做CDM，应该同样会fail掉吧
如果能过HBM和CDM，MM就比较多余

呵呵，我只是6年前在一个美资企业工作给华硕索尼供货的时候详细研究过ESD。现在这个私企就知道降成本，其他啥都不管，我都不知道MM过时了最新的JEDEC改为要求CDM了。只记得以前给华硕等台湾和美国企业供货要求HBM和MM，给索尼等日企供货要求HBM和CDM。谢谢指正。

第二级ESD难道不是主要为了进一步降低核心电路栅输入电压防止击穿么?