请教如何用CMOS0.18nm工艺在片上实现3M~60MHz的低噪声放大器

请教各位大神：如何在片上用CMOS0.18nm实现3M~60MHz的低噪声放大器?
到30MHz以下电路的闪烁噪声会增加，MOS管和电容的尺寸会变大，噪声系数的要求是低于4dB，线性度高于0dBm，增益26dB。
如果用运算放大器设计的话，电路的增益和带宽会是一个折中，很难保证60MHz的带宽；
如果用普通的单端输入转差分输出的低噪放结构，可能很难做到3MHz，增益和线性度也是折中。
请问各位大神有没有在片上实现类似的低噪放?是用什么结构做的呢?

你好，想请教你最后用了什么样的架构?有什么资料没有?多谢