cadenceic的使用过程中，symbol使用的问题

用cadenceic制作了一个异或电路，想用这个异或电路构成一个加法计数器，但是在仿真加法计数器的时候，如果直接用之前的异或电路的symbol生成网表的时候就会出错，但是如果把异或电路的原理图拿过来，把该去掉的pin去掉然后使用的话仿真就可以，有没有大神知道这是怎么一个神奇的事情。

好吧。已经解决 虽然不明白原理 就是把原理图里面所有用wire name标记连接的位置全部换成了线连接的方式就可以 但是不知道为什么不可以用wire name