28nm的模拟电路设计相比于0.18um的难度在哪儿

漏电，电压低，受VDD variation影响大还有就是dummy要加很多

没难度，很爽。

http://bbs.eetop.cn/thread-233035-1-1.html

WPE
Well proximity effect
LODLength of Diffusion

DIBL
Drain-InducedBarrier Lowering
STIsti stress effect
LPELayout proximityeffects
SCBE

substratecurrent body effect (SCBE)

mobility reduction

Quantum Effects

THIS?

联电CEO颜博文昨日对外界表示该公司的14nm工艺已经成功进入客户芯片量产阶段，出货给客户的晶圆良率达到了业界竞争水平。算上之前的Intel、三星以及GF公司，联电是第四个量产14nm FinFET工艺的代工公司了。
根据联电公司资料，他们的14nm FinFET工艺技术水平达到业界标准，性能比28nm工艺快55%，功耗减少约50%，晶体管密度则达到两倍。
联电在台湾南科12厂开始量产14nm工艺之后还有个好处，那就是可以把28nm产能转移到大陆合资的联芯公司中以便争取大陆市场的订单。由于对岸政府对半导体公司赴大陆投资有限制——技术水平必须落后台湾本土至少一代，由于联电跳过了20nm工艺节点，所以14nm量产之后就可以把上一代的28nm产能转向大陆工厂了。
28nm工艺虽然两三年前的工艺了，不过这代工艺会很长寿，目前在移动处理器上高通、联发科依然有许多产品使用28nm工艺，大陆市场需求依然很高，联电现在可以把28nm产能转移到厦门地区合资设立的联芯电子了。
联电及关联公司和舰持有联芯一半股份，联芯电子去年11月份投产，设计月产能为5万片晶圆，初期产能不到1万片晶圆/月，只要工艺还是55nm及40nm，很快就可以转移联电的28nm产能了。

参照2楼，主要看你的模拟电路受什么制约吧，是速度制约（28nm有更小的Vth）?面积制约?功耗制约（漏电）?电源电压制约（28nm强行用大的电源电压对器件可靠性是个考验）?layout制约（28nm要求极好的版图一致性，比如poly最好都朝向一个方向）?你问的太泛了