求助，增益自举运放后仿增益下降很大

大家好，我现在在做一个增益增强型运放的后仿，前仿DC增益大约100dB，提取寄生电阻后仿DC增益只有60dB，求大家指点一二……条件不足我再补充
PS，目前辅助运放单独仿真没问题，输入管源极电阻很小，可以忽略，几个走大电流的路径金属线也足够宽了，使用的是55nm工艺（匹配是个问题），闭环仿真……
谢谢大家

看看电路是否对称，共模点是否有偏离，最后看看静态工作点，这几个都保证了没问题得话，应该就好了。

谢谢回复！现在电路失配对性能影响比较大，通过降低失配使后仿增益提高了6dB;两边输出不对称，一边输出860mV，一边输出220mV，这样cascode管进入线性区，导致增益下降。现在估计的是寄生电阻导致的失配，在找金属线和via的问题。

这个失配有点厉害。

55NM请关注WPE参数

谢谢各位的回复，问题已经解决，是失配的原因。55nm工艺下失配需要严格注意，WPE，LOD；高增益大电流也要注意寄生电阻的问题

请问是如何解决的，我最近在设计共栅极放大器，也是在高频增益下降很快。

我怎么感觉你的问题和这里不是一样的

好吧，谢谢啦

你好，想问一下，你的辅助运放时什么结构的呀?我现在想采用全差分折叠共源共栅的结构，看到有的文章上面在输入管那里再加一个管子，就可以控制输出共模电平，对于这一点我还不怎么理解，不知道你有没有经验，或者相关的资料呢?