PLL中分频器相位噪声仿真
有没有人知道的，我自己顶一下
理想输入clock情况下，分配器确实没什么噪声
分频器噪声一般都很低，
dB做单位的不是功率啊，相噪：10*log10(power)，
要把分频器的噪声功率代入到传递函数计算。
个人觉得这个相位噪声有点大，因为分频器的相噪传递到输出端要加上一个闭环传函（dB），会把它再抬高几十个dB（取决于你的分频比N的大小），这样它就有可能成为了决定输出相位噪声在低频偏处大小的主要因素。
如果仿真或者计算，那肯定是需要把噪声功率利用闭环TF来等效到PLL输出来看的。
div不是PLL的主要噪声源：
由于div的输出噪声要经过LPF,所以带外可以不考虑，带内起的作用和CP, Res, 以及PLL输入时钟相比也是可以忽略的，所以一般来说不需要特别关注
嗯，你说的有道理，一般Div的噪声应该是比较低的，可能是我电路或者是仿真中出现问题了吧。我想问问，在PLL的环路中，Div的噪声应该是相位噪声，因此在利用TF来算到输出的贡献的时候，应该是用Div的相位噪声乘以传递函数吧，为什么好多地方说是用Div的噪声功率来乘TF呢?
嗯，我也觉得这个相位噪声有点高，不太正常，我在想是不是用噪声功率代入TF，这样噪声水平上抬10lgN 个dB之后，对整体的相位噪声影响就没有那么明显了，不然直接代入Div的相位噪声到TF中的话，pll的整体的相位噪声就基本上全是Div的相位噪声了。但是不知道这样是不是合理
这里的dB/sqrt(Hz)是Cadence出图的时候显示的单位，按道理噪声功率谱的单位应该是dBm/Hz,我也不太明白是怎么回事。您说是要代入噪声功率谱到TF中，我有点不太明白，Div的噪声也应该是以相位噪声的形式在环路TF中存在的，如果代入噪声功率谱密度的话，乘以TF的平方，折算到输出的也是Div噪声对输出噪声功率谱的贡献，而不是对输出相位噪声的贡献，不知道这么说对不对?
怎么说都可以吧，完全取决于你最后到输出端的单位，你要是相位噪声，那你最后边得到应该是相位；如果你是频谱功率密度，那你乘以TF以后最后的单位就是power。只要把里边所有的单位都统一，最后结果是一样的