JESD204B中的8B/10B编码模块

最近在研究JESD204B，之前也没有接触过，现在想先从8B/10B编码模块下手，基本原理看了一下，到时不复杂，现在是感觉这个实现貌似很麻烦的样子，我在知网搜的学术论文都是通过verilog做出来的，速度估计是高不了，现在JESD204支持的最高速率都达到12.5Gbps了，这个编码模块做起啦我感觉难度很大啊，现在我一个人刚准备做这个，大概多长时间能做出来?有经验的能指导下么

但是这个模块不用工作在12.5G啊，估计612.5MHz足够了。

估计我的理解有误差，实际是不是这样，比如N位Ad会输出N位数据流！对于每一路进行8b10b编码，并不是把N路Mux成一路再进行编码?
还有一个问题如果是按照我刚才说的进行理解，是不是编码后是把N路数据Mux成一路发送吗?还是直接N路分别发送
多谢

我还想问一下，jesd中的cdr采用什么结构?根据我之前的经验应该是采用PI结构的，PLL结构的貌似不太合适用在这里，是么?

cdr采用pll结构还是pi结构

能一起交流吗，我也最近一直在研究，，，QQ，759196766