带隙trim电路的疑问
原理是这样的：芯片上电之后，内部产生一个控制信号，对电阻进行逐级调整，调整到理想值，再产生一个控制信号，关闭调整。
请问有哪位大侠有这些方面的资料么?
correction
原理是这样的：芯片上电之后，内部产生一个控制信号，对电阻进行逐级调整，调整到理想值，再产生一个控制信号，关闭调整。
你那个“理想值”哪来的?
otp = one time programmable
yes , I think there must be an off-chip reference,then``````````?
理想值好像是芯片自己设计好的，因为没有外部参考 3# sijutann
总之，自动调节电路和芯片外部引脚没有任何接口，全部是内部产生的控制信号，开始信号是一个比较信号，结束信号也是一个比较信号，参考信号也是内部的，所以很奇怪 8# kuoyu2006
理想值好像是芯片自己设计好的，因为没有外部参考
"芯片自己设计好的" 还要trim干嘛?直接接buffer供给其他电路就可以了
lz电路功能分析 可能有点误差，误解了别人的设计思路。
又是美芯的片子
小编的意思是电阻是采用MOS管产生的?如果不是那么为什么要自动调节?如何调节呢?能不能把简单的示意图贴出来?
总得有个绝对的参考点，否则就是不准确的
示意图不简单，所以不好画撒，芯片1/3的版图面积都是为了产生十几个trim信号的。trim信号全部是数字信号，要么是高电位要么是低电位。
比如带隙电压，就是那种很经典的NPN架构的，用NPN加电阻加运放做出来的带隙，trim其中的电阻的阻值（直接短掉电阻串的个数）；还可以trim芯片内部的偏置电流（直接改变二极管连接的MOS管的个数）；还可以trim振荡器的时钟（改变充放电电容的个数）。
这些trim信号的产生都是由内部电路自动实现的。电路里面有一些浮栅的MOS管，有一些类似于寄存器的相同单元，还有一些奇怪的电压信号。
14# refugee
其实，是active-semi的片子 13# lovexxnu
我来回答一下小编，那些控制trim电阻的数字信号来源于内部的ROM（你所谓的浮栅的MOS管）；
当芯片做ATE测试的时候，就会对基准输出电压管脚进行检测到，根据基准管脚电压与外部理想电压的差值，来写内部ROM值，从而使得基准管脚电压输出准确。
不知道我的理解真确否
有点道理，但是ROM需要外部控制信号来进行擦写吧，可是这里是没有任何外部接口的。擦写的电压信号都是芯片的电源VDD，通过一些模拟电路内部产生的，有这样的ROM么?
18# icseubear
帮顶 期待好的答案
who can answer it ?！
小编有答案了吗?
trimming 那块面积占了1/3，不是用ADC来生成trimming的控制信号吧
其实就是EEPROM，可以编程调整芯片参数的。
都是otp或者通过register手动修调，自动内部修调，真心没有见过
肯定要一个理想的参考值，不然怎么会准呢 ?
在测试的过程中，VDD采用一个精确值(如3V)，采用分压的方式产生1V（假设为设计值）的精确电压，共给内部trim电路作为参考，trim完之后锁死测试电路，下次不会再次进入测试模式。
这是一种可以实现的方式，也许有别的方式也可以实现同样的功能，数时钟等等。
自校准电路 在google上可以搜索
看别人芯片设计时，预留了很多用作trim的电阻或MOS，想知道如何做的呢?
假设这片芯片的基准电压偏低，需要减少电阻，那么可以将其中一个电阻短路，如何做到的呢?在芯片制造过程中，在哪一步实现的呢?
一般会用foundry提供的Efuse，用测试板上的参考电压校正之后结果存下来，或者前面楼提到的用ROM存
既然是芯片自己设好的，那何必来调整，芯片直接设置到需要的值好了。