关于hspice 网表及加激励的一些技巧

用cadence导出网表文件后，用hspice仿真，要加激励，请问在最外部没有symbol的情况下，直接从网表文件中看出输入输出端口啊?还是必须一个一个从电路图里面看啊?使用hspice和cadence软件有没有什么技巧啊?请前辈指教?

其实两种方法都可以，用hspice后仿时，自己可以把后仿的网表include到激励文件中，然后加激励源和仿真条件。
前仿时习惯在电路网表的后面加激励和仿真条件。这个可能是个习惯问题吧

受教了

也想知道怎么加载激励文件啊

GOOD~